传输线脉冲(TLP)是50 Ω受控阻抗环境中的短时矩形脉冲，可提高测试准确度和测量再现性。

TLP能够表征具有短脉冲宽度和快上升时间的受力设备的性能特性。每个测量结果都成为TLP图上的一个点，显示TLP I-V特性，即构成TLP曲线。

Nexperia的汽车级产品符合AEC-Q101标准（如果在数据手册中注明）。由于未通电，ESD器件显示出非常低的自发热特性。此外，Nexperia根据JEDEC和ISO规范进行了多项可靠性测试，以确保高可靠性。

基本上，ESD故障有两种模式：器件损坏的破坏性故障和表现为软故障的非破坏性故障。非破坏性故障很难检测，但有助于在递增的更高电压下进行测试，以确定破坏性故障点。这样，有时可以及早检测到器件的老化，从而给出潜在风险的第一个指示。泄漏电流的偏差也会给出很好的指示。

对于24 V直流电源线，由于快速启动的要求，需要最小32 V的反向关态电压

SEED（高效的系统级ESD设计）仿真是仿真ESD事件的一种有效方法。它特别有助于将IC与分立ESD保护匹配起来。关于进一步介绍，我们推荐您阅读我们的白皮书，其中说明了概念和基本步骤

从一般的ESD设计方面来看，ESD设计策略是独立的。但是，附加要求可能会缩小适用保护器件的范围，并包括进一步的测试。例如，ISO10605规定了针对汽车应用的附加测试。

Nexperia的汽车级产品符合AEC-Q101标准（如果在数据手册中注明）。我们所有的产品都被视为基础构建模块，其中功能安全的关键性由系统定义。这一点很重要，因为一个器件/系统的默认故障模式可能不适用于另一个器件/系统，这也是我们无法根据ISO26262方法假定任何ASIL评级的原因。Nexperia可为将在安全关键应用中使用ESD保护器件的客户提供更多详细信息和支持。

根据应用和保护器件的不同，散射参数可以包含在数据手册中。可按需通过电子邮件发送散射参数数据。

对于sub GHz应用，ESD保护器件的电容对阻抗有重要影响。为了改善阻抗曲线，可以用较低电容的器件来提高性能。封装在这方面影响较小。

串扰取决于子系统。随着PCB设计变得越来越小，并显示出越来越高的走线密度，可能存在更高的串扰风险。但是，这更多的是在PCB表面，而不是外围。

如果只使用一个电容，ESD脉冲可能会衰减一点，但系统级保护非常低。分立ESD保护器件显著提高了系统级ESD的稳健性，并增强了系统的可靠性。

连接器上的传导放电仅受您所设计的模块外壳的轻微影响。空气放电很大程度上取决于外壳，因此，在开发过程中应予以考虑。

有关DFN封装焊接和AOI指南，请参阅Nexperia应用说明。

在这个例子中，PCB有4层或更多层，GND层正好位于顶层下方，预浸料约为100 μm。因此100 μm的通孔电感很小。但是，您可以根据PCB堆叠规划不同的GND引脚布线。

同轴电缆（单端）或差分传输对ESD保护器件的电气性能没有实际影响。这可能会影响保护器件的封装，因为您需要确定必须保护的线路数量。

我们目前正在为除USBx和HDMIx之外的其他应用进行眼图测量和仿真。

通过TLP曲线比较可以快速看出这一点。因此，ESD保护器件应在PHY的内部ESD保护之前触发。例如，如果ESD保护的击穿电压为35 V，PHY的击穿电压为60 V，则是很好的匹配。在这一组合中，ESD保护会首先钳位并吸收绝大部分ESD脉冲。

可能存在一些与DPI测试有关的问题。在测试过程中，网络吸收了过多能量时就会出现。在这种情况下，您需要选择触发电压更高的ESD保护器件。

走线应直接布线至ESD保护器件，而不需要更改层或耦合至其他PCB结构。但是，布线在很大程度上取决于子应用，因此无法包含在数据手册中。

所有的Nexperia封装均符合AEC-Q101和其他最高质量标准。

原因是在DPI测试期间，RF噪声可达到高达100 V的振幅。为避免ESD保护器件钳位，触发电压规定为大于100 V。超过24 V的直流电压与对电池短路的要求有关（与CAN/LIN类似）。

对于LIN/CAN/以太网等一些应用，3引脚封装不会对信号完整性产生显著影响。对于SerDes和Multimedia等高频应用，我们建议使用其他封装，如无引脚封装。

对于1000BASE-T1，PESD2ETH1G-T可以以更小的寄生电容（小于2 pF）使用。有关更多产品信息，请参阅网页上的选型手册。

通过眼图，您可以判断ESD保护是否对您的数字系统影响过大。除了散射参数和寄生电容之外，这是另一种看待设备级信号完整性的角度。

对于CAN，更重要的是电容。但是，对于某些CAN产品，Nexperia还是会为其提供散射参数。

有关更多产品信息，请访问我们的网页